IBM ha presentado un prototipo de chip para inteligencia artificial (IA) digital que utiliza una nueva arquitectura con la que «difumina el límite entre computación y memoria» y obtiene mejores resultados en eficiencia y latencia.
La estructura básica de los chips desde el desarrollo de la industria de los semiconductores ha almacenado de manera separada las unidades de procesamiento y de memoria. Si bien ha permitido diseños sencillos e incluso su escalabilidad, también ha desembocado en lo que se conoce como el cuello de botella de von Neumann.
Esta limitación se refiere a la necesidad de «tiempo y energía para transferir continuamente datos entre la memoria, el procesamiento y cualquier otro dispositivo dentro de un chip», explican desde IBM Research. Un equipo de este laboratorio, liderado por Dharmendra Modha, lo ha resuelto recurriendo a una nueva arquitectura.
En concreto, han trabajado con NorthPole, que se basa en TrueNorth, un chip con una arquitectura que se inspira en el cerebro que la compañía tecnológica dio a conocer en 2015. Su propuesta actual ofrece «mejoras masivas en la eficiencia energética, espacial y temporal».
NorthPole es, según explican en su blog oficial, 25 veces más eficiente que las GPU de 12 nanómetros y las CPU de 14 nanómetros, y mejora también los resultados en lo que respecta a la latencia.
Este chip se ha fabricado con un proceso de 12 nanómetros y contiene 22,000 millones de transistores en un espacio de 800 milímetros cuadrados. Tiene 256 núcleos y puede realizar 2,048 operaciones por núcleo por ciclo con una precisión de 8 bits, con potencial para duplicar y cuadriplicar el número de operaciones con precisión de 4 y 2 bits, respectivamente.
Lo destacado, sin embargo, es que toda la memoria del dispositivo está en el propio chip, en lugar de estar conectada por separado, lo que evita el cuello de botella de von Neumann. «Es una red completa en un chip» que a nivel de arquitectura «difumina el límite entre computación y memoria», explica Modha.
Utiliza, además, un enfoque llamado escalamiento horizontal, para que el chip pueda soportar redes neuronales más grandes dividiéndolas en subredes más pequeñas que se ajusten a la memoria del modelo de NorthPole y conectar estas subredes entre sí en múltiples chips NorthPole. Esto se debe a que el chip «sólo puede extraer datos fácilmente de la memoria que tiene integrada».
Sus desarrolladores reconocen que NorthPole no puede ejecutar GPT-4, pero han destacado sus usos en la computación visual y en aplicaciones periféricas que requieren cantidades masivas de procesamiento de datos en tiempo real.
